CPU Lisence
IP Portfolio
ASSP
開発環境
Software Development Kit

GNUをベースとしたCコンパイラ、アセンブラです
弊社コアを採用されたお客様に無償にて提供をさせて頂いております
(ar, as, c++, cpp, g++, gasp, gcc, gcj, gdb, ld, nm, objcopy, ranlib, readelf, etc...)
本開発キット以外のv4t/v5teアーキテクチャ対応の他コンパイラもご使用いただけます

ICE / Debugger

下記のICE・デバッガがご使用になれます
Lauterbach Sophia Systems YDC(Yokogawa)
TRACE32-ICD EJ-Debug Advice Plus
評価ボード

Janus/Tiber FPGAボード GiT 評価ボード Janus評価ボード
テストチップ

お客様設計のFPGAボードにおける評価検証用として、下記テストチップを御用意しております
お気軽にお問い合わせください
Model Name Package Pin Description Model Name Package Pin Description
Janus 2CC QFP160 Janus 220 QFP208
Janus 200 QFP208 Tiber 1CC BGA256
PRODUCT SERVICE PARTNERSHIP CORPORATE CAREERS

@Avalent Technologies, Inc.